Jste zde

Nová rodina FPGA GateMate od Cologne Chip

Codico, 16. Září 2020 - 16:35

GateMate je nová rodina FPGA čipů vyvinutá společností COLOGNE CHIP speciálně pro aplikace s velmi nízkou spotřebou. GateMate je postavena na základě architektury logických prvků CPE (Cologne Programmable Elements) a jeho logická kapacita se pohybuje od 40 k do více než 1M. GateMate FPGA jsou k dispozici v BGA pouzdru miniaturních rozměrů s velkým počtem vstupů/výstupů.

FPGA GateMateTM se vyznačuje velmi nízkou spotřebou energie, rychlostí, logickou kapacitou a malou velikostí pouzdra. GateMateTM FPGA najde své uplatnění v univerzitních projektech i velkých objemových aplikacích.

Nová architektura FPGA kombinuje speciální centrální programovatelný prvek (CPE) s inteligentním směrovacím modulem. Dále jsou k dispozici multiplikátory libovolné velikosti a RAM paměť s bitovou šířkou 1 až 80 bitů. Vstupy / výstupy GPIO mohou být konfigurovány jako single-ended nebo LVDS s úrovní napětí od 1.2 do 2.5 V. Pro náročné aplikace lze využít vysokorychlostní rozhraní SerDes.

GateMateTM FPGA podporuje nástroj EasyConvertTM, který umožňuje přenos stávajících návrhů FPGA bez nové syntézy. FPGA jsou vyráběna v Evropě pomocí technologie Globalfoundries 28 nm SLP (Super Low Power).

Vlastnosti GateMateTM FPGA CCGM1A1

Nová architektura CPE
20 480 programovatelných prvků pro kombinační a sekvenční logiku
40 960 Latches / Flip-Fop programovatelných prvků
CPE se skládá z LUT stromu s 8 vstupy
Každý CPE lze konfigurovat jako 2bitový plný sčítač nebo 2x2 multiplikátor
Nízká spotřeba energie
Technologie Globalfoundries 28 nm SLP (Super Low Power)
3 provozní režimy: low power, economy, speed
Omezení nadměrných proudů při startu
4 programovatelné PLL
Rychlá konfigurace s rozhraním Quad SPI až do 100 MHz
Konfigurace pomocí funkce Multi-chip
1280 Kbit dual-port SRAM rozdělená do 32 bloků SRAM
Dual RAM s 20-80 bitovou šířkou dat, také konfigurovatelná jako FIFO
Několik schémat taktování
Všechny GPIO konfigurovatelné jako diferenciální typ single-ended nebo LVDS s podporou dvojnásobné datovou rychlost (DDR)
SERDES 2.5 Gb/s
Napětí jádra v závislosti na aplikaci: 0,9 V, 1,0 V, 1,1 V
FPGA je uloženo v BGA pouzdru
Na desce plošných spojů jsou vyžadovány pouze 2 signální vrstvy

Vývojová deska GateMateTM

Není jednoduché začít vývoj s výkonovým čipem FPGA bez plně vybavené vývojové desky. GateMateTM Evaluation Board slouží také jako referenční design pro přímý vstup do vývoje aplikací s FPGA čipem CCGM1A1. Připojení přídavného hardwaru je hračkou díky konektorům Pmod, které zpřístupní celou řadu periferních desek, včetně ovladačů motoru, senzorů, displejů a dalších.