K procesorům Codasip RISC-V byly vývojářům k dispozici programové nástroje Codasip Studio. Ke kompilátoru a ladícímu programu nyní výrobce přidal trasovací řešení. Při j vývoji Trace Encoderu se rozhodl spolupracovat s týmem Siemensu EDA. Tessent Enhanced Trace Encoder staví na standardu RISC-V vytvořeném pracovní skupinou Debug and Trace. která byla vedena zástupci společnosti Siemens. Ti tak algoritmem Trace přispěli mezinárodní komunitě RISC-V. Řešení Siemens jde daleko za standard RISC-V, nabízí mnohem efektivnější nástroj s významným nárůstem produktivity při vývoji nejsložitějších systémů a podporuje vlastní instrukce. Provádí podrobné zkoumání systémů, aby zjistil chybu a její hlavní příčinu až do detailu jednotlivých instrukcí.
Mike Eftimakis, viceprezident pro strategii a ekosystém společnosti Codasip, uvedl: "Codasip má vysoké standardy kvality, pokud jde o IP procesor. Abychom zajistili, že výsledkem budou vynikající systémy, chtěli jsme řešení trasování, které by šlo mnohem dále než standard RISC-V. Tessent Enhanced Trace Encoder je optimalizován přesně pro typy komplexních a zakázkových systémů, které naši zákazníci vyvíjejí."
