Jste zde

PLD od Altery prakticky

V článku Nebojte se FPGA se autor snažil vyplnit mezeru v české odborné literatuře, týkající

se využití FPGA. Nyní na to navážeme a dále si stručně popíšeme HW i SW pro práci s PLD EPM 3032 a EPM 3064 z řady

3000 konkurenční firmy ALTERA.

Jednotlivé typové řady FPGA firmy ALTERA, stejně jako jejich katalogové listy ve formátu PDF, strukturu buněk, aplikační listy apod., najde každý zájemce na http://www.altera.com nebo na CD Digital Library, které si lze zdarma objednat na těchto stránkách.

FPGA XILINX , stejně jako FPGA Altera (např. CYCLONE EP1C6 )obsahují několik tisíc buněk.
V řadě případů vystačíme s postatně menším počten buněk, takže můžeme použít např.PLD EPM3032 či EPM3064, které nejsou rozhodně tím nejlepším, co ALTERA nabízí, zajímavá je však jejich nízká cena, což je dáno tím, že jde o výběhové typy. V jejich názvu je zakódováno, že obsahují 32 či 64 buněk.To umožní vytvořit velice levný vývojový HW; pokud jde o SW, ten pro studijní účely získáme zdarma z CD Digital Library či http://www.altera.com/education/univ/unv-software.html v rámci projektu Altera University. V současné době je to MAX+PLUS II BASELINE ve verzi 10.1. Vlastní návrh lze provádět jednak v HDL jazyce, jednak v grafickém editoru. To umožní navrhovat PLD aplikaci i studentům středních škol. Projektu ALTERA University se účastní i SPŠE v Ječné ulici v Praze 2, jejíž studenti se v druhém ročníku seznamují se základy číslicové techniky. To jim umožní ve třetím ročníku na cvičeních z HW navrhovat jednoduché aplikace PLD s obvody EPM3032 či EPM3064. Součástí programového balíku MAX+PLUS II BASELINE jsou i knihovny obsahující např. i běžné obvody z řady TTL (vlastně jejich model). Pomocí grafického editoru jsem např. nakreslil měřič kmitočtu s obvody 7490 (který v realizaci TTL pracuje do cca 25MHz), přeložil a pak naprogramoval EPM3064ALC44-10 (neboli nejpomalejší verzí) a tím získal měřič kmitočtu pracující do 220MHz. Uživatelskou příručku k programu MAX+PLUS II BASELINE rovněž získáme z webu Altery (soubory 81_GS1.pdf až 81_GS4.pdf délky cca 1,5 MB vhodné pro download). Studenti při prvních pokusech s PLD od Altery vystačí s mými poznámkami, které jsou Vám k dispozici v souboru altera.pdf.

Jako HW používají kity, které kromě PLD a obvodu styku s PC obsahují i jednoduché periférie - spínače pro generování vstupních signálů, na výstupech LED diody či 7segmentový displej a spínací tranzistory umožňující např. spínání motorků apod.

Pro první pokusy však vystačíme s ještě jednodušším kitem, jehož konstrukci uvádím dále. Navrhoval jsem ho tak, aby mohl být realizován i pomocí jednostranného tištěného spoje. Ke kreslení schématu i tištěného spoje jsem použil EAGLE 4.03, který je v základní verzi pro nekomerční účely zdarma na http://www.cadsoft.de. Kromě ceny je jeho velkou výhodou, že obsahuje velké množství knihoven včetně knihoven obvodů PLD. Pro nekomerční účely (školství a radioamatéři) jsou soubory s dokumentací v EAGLE k dispozici v souborech altera.zip a byteblaster.zip .


Schéma základní testovací desky s PLD Altera - kliknutím získáte obrázek ve vyšší kvalitě


Schéma ByteBlasterMV - kliknutím získáte obrázek ve vyšší kvalitě

Vlastní kit se skládá ze dvou častí. Jedna část je upravené zapojení ByteBlasterMV, což je JTAG interface mezi paralelním portem PC a deskou s PLD (je to obdoba Xilinx Download Cable projektu ing. Pecha). Další částí je destička s PLD EPM3064 umístěným v 44pinové patici PLCC44Z. Na destičce je ještě zdroj +5V a +3.3 V, krystalový oscilátor např. typu QO105BIC10MH (použít lze i některý jiný typ, např. ze starých 286 desek) a 10pinový konektor MLW10G, kterým se přes páskový 10pramenný vodič přivádějí signály z ByteBlasterMV. Na další čtyři konektory téhož typu jsou vyvedeny I/O piny PLD. K těmto konektorům lze připojit již různé periférie (v nejjednodušším případě LEDky a přepínače DIP). Každý z těchto konektorů obsahuje kromě I/O signálů ještě +5V (1) a GND (2). Signálové I/O piny jsou navíc přes 10k odpory rezistorově sitě SIP 8 x 10k pověšeny na +5V.

Mgr.Ing. Vladimír Váňa, CSc.
vladvana@ atlas.cz

DOWNLOAD & Odkazy

  • Domovská stránky Altery - http://www.altera.com
  • Download dokumentace k ByteBlasterMV - byteblaster.zip
  • Download dokumentace základní testovací desky - altera.zip
  • Download "Poznámek k programování hradlových polí ALTERA" - altera.pdf
  • Programovatelná hradlová pole FPGA - Sborník příspěvků Holice 2002, str.105 až 108
Hodnocení článku: