Zatímco regulátor, pracující ve spínaném režimu, upevňuje svou pozici v systémech s vyšší účinností výkonové konverze, bude se nízkoúbytkový stabilizátor (low dropout, v dalším textu také jako LDO) spíše než na účinnost převodu zaměřovat na špičkové vlastnosti. Protože LDO nepatří mezi součástky, pracující ve spínaném režimu, nebývá postižen rušením provázejícím spínání, a je tak využíván jako sekundární filtr takového šumu s cílem vylepšit dosahované výsledky v aplikacích, citlivých na rušení. Článek vysvětluje klíčové požadavky, kladené na LDO ve věci účinné minimalizace napěťového zvlnění napájecího zdroje při srovnávání tradičního LDO a LDO se širokopásmovým potlačením zvlnění napájecího napětí (PSRR).

Mezi vývojáři napájecích elektronických systémů je častým zvykem nasazovat LDO jako poslední stupeň stromového diagramu distribuce napájení. Obr. 1 zachycuje základní myšlenku filtrace zvlnění. Spínaný regulátor prvního stupně vyrábí ze vstupujícího napětí systémového zdroje V_IN napětí mezilehlé (V_INTERMEDIATE). Stabilizátor LDO, pracující na stupni č. 2, následně z V_INTERMEDIATE generuje výstupní systémové napětí V_LDO. Cílem je dosáhnout na prvním stupni vysoké účinnosti napěťové konverze a následně, na stupni č. 2, vyloučit rušení, provázející spínání.

 

 

Nejdůležitější činitel, minimalizující šum, způsobený spínáním, tvoří na stupni č. 2 tzv. potlačení zvlnění napájecího zdroje

PSRR, vypovídající o tom, jak malé zvlnění výstupu dostaneme ve srovnání se zvlněním vstupním [1], obvykle měříme v decibelech a to na základě výpočtu dle rovnice 1:

 

 

Pojem PSRR není v oblasti napájecích zdrojů ničím neznámým. Na trhu máme k dispozici celou řadu obvodů LDO, u kterých předpokládáme vysoké PSRR. Tento článek však vysvětluje, proč většina LDO s vysokým PSRR nebude v tomto druhu aplikace fungovat dobře.

 

 

Na obr. 2 vidíme grafické znázornění PSRR tradičního LDO s vysokým PSRR, kdy vrcholu v podobě 75 dB dosahujeme někde mezi 600 – 700 Hz. Taková úroveň je pro získání označení „LDO s vysokým PSRR“ dostačující, ale nás bude spíše zajímat PSRR na spínacím kmitočtu napájecího zdroje. Spínací frekvence moderních měničů se například pohybuje mezi 300 kHz a 3 MHz. Vysokofrekvenční rušení pak naneštěstí bude mimo šířku pásma většiny typických regulátorů s vysokým PSRR, takže doba odezvy LDO bude příliš pomalá na to, aby mohlo dojít k účinnému odfiltrování rušení spínacího prvku.

 

 

Jak ostatně vidíme na obr. 2, prochází křivka PSRR třemi oblastmi. První oblastí je kmitočtové pásmo od 10 Hz do 1 kHz, kde bude PSRR vysoké a relativně „ploché“. V druhé části, tj. v rámci kmitočtového pásma od 1 kHz do 110 kHz, se pak PSRR postupně snižuje. Třetí oblast následně tvoří všechny kmitočty nad 110 kHz, kde PSRR opět roste nahoru. První a druhá oblast představuje efektivní šířku pásma PSRR, což znamená, že tradiční LDO s vysokým PSRR bude mít efektivní šířku pásma PSRR 110 kHz. Ve třetí části se PSRR zvyšuje díky impedanci výstupního kondenzátoru, parazitní impedanci desky plošného spoje a kondenzátoru samotnému, zatímco v této fázi již LDO k PSRR ničím nepřispívá.

 

Obr. 3 (A) zachycuje zjednodušený diagram LDO, skládající se z T_r1 či průchozího tranzistoru, R₁, tj. zpětnovazebního rezistoru, R₂, výstupní kapacity (C_OUT) se svým R_ESR nebo ekvivalentním sériovým odporem (Equivalent Series Resistance, ESR) a R_LOAD nebo odporu zátěže. Abychom se tedy vrátili k našemu PSRR, obr. 3 (A) lze rozdělit na dvě části: Z₁ a Z₂. PSRR je pak jen otázkou poměru Z₁ a Z₂ (rovnice 2).

 

 

V první oblasti PSRR nabídne zesilovač odchylky velký zisk, takže Z₁ bude důkladně řízena, což vede k vysoké úrovni PSRR.

 

Na hranici mezi oblastmi jedna a dvě začíná zisk zesilovače klesat, typicky se strmostí 20 dB na dekádu. Menší zisk snižuje citlivost smyčky vůči změnám výstupního napětí, takže impedance průchozího prvku bude v návaznosti na jakékoli vnucené změny nastavena pomaleji, což sníží PSRR obvodu v této druhé části.

 

S rostoucím kmitočtem klesá impedance výstupního kondenzátoru, takže na výstupním prvku bude zvlnění více potlačeno a PSRR našeho LDO ve třetí oblasti poroste. Na hranici mezi druhou a třetí oblastí bude impedance Z₂ klesat až do bodu, ve kterém bude většina signálu zkratována kondenzátorem, místo toho, že by byla aktivně potlačena LDO. Jakmile tedy LDO nebude výrazně přispívat k PSRR, můžeme průchozí tranzistor považovat za obyčejný rezistor, který zvlnění tlumí jen pasivně. Celá situace je pak znázorněna na obr. 3 (B).

 

 

Obr. 4 zachycuje PSRR, které lze očekávat, použijeme – li ideální pasivní součástky, znázorněné na obr. 3 (B). Výsledek jsme obdrželi na základě hodnot, získaných obvyklým vyhodnocením skutečných integrovaných obvodů. R_MOS v tomto článku určujeme na základě rovnice 3:

 

 

Tato křivka se velmi podobá třetí oblasti PSRR z obr. 2. Obr. 3 (B) je zde vhodným abstraktním znázorněním LDO v této části.

 

 

Některé špičkové LDO, např. TPS7A8001, byly navrženy tak, aby splnily přesně takové požadavky na vysokofrekvenční PSRR (viz obr. 5). Místo toho, že budou LDO s vysokým PSRR v širokém pásmu vykazovat velmi vysoké PSRR v nízkofrekvenční oblasti, měly by mít relativně vysoké PSRR na kmitočtovém rozsahu návrhů s moderními spínanými měniči, typicky mezi 300 kHz a 6 MHz. Na obr. 5 je efektivní šířka pásma PSRR (tj. první a druhá oblast) pro LDO s vysokým PSRR v širokém pásmu rovna 1 MHz.

 

 

 

 

 

Obr. 6 a obr. 7 ilustrují vliv, který má PSRR v širokém pásmu na vstupující vysokofrekvenční šum. Povšimněte si prosím, že tyto grafy jsou spektrem V_INTERMEDIATE, které bude v obou případech stejné, a V_LDO. Jedná se o přímé konverze (Fourierovy transformace) a ne grafické znázornění spektrální hustoty, které se obecně využívá k vyjádření šumových poměrů. Ve spojení s obr. 6 byl tradiční snižující spínaný měnič (pracující v napěťovém režimu, step – down) připojen k obvyklému LDO s vysokým PSRR. V případě obr. 7 pak byl stejný spínaný měnič propojen s LDO s vysokým PSRR v širokém pásmu.

 

 

 

Největší špička V_INTERMEDIATE se nachází na spínacím kmitočtu, tj. 285 kHz. Průběh V_INTERMEDIATE rovněž zahrnuje harmonické spínacího kmitočtu a hlavní sub – harmonickou. Na 285 kHz pak vykazujeme špičku -43 dBV, což odpovídá zvlnění 40 mVpp (viz rovnice 4).

 

 

Porovnáním obr. 6 a obr. 7 zjistíme, že LDO s vysokým PSRR v širokém pásmu snižuje zvlnění V_INTERMEDIATE lépe než tradiční LDO s vysokým PSRR. Na sub – harmonickém kmitočtu 143 kHz pak tradiční LDO s vysokým PSRR propustí značnou část špičky ze vstupu na výstup, protože na 285 kHz nemá k dispozici v podstatě žádné PSRR (obr. 2).

Obr. 8 a obr. 9 potvrzují potlačení napětí v časové oblasti tak, jak jsme o tom již hovořili. Zmíněné obrázky na časové ose srovnávají průběhy V_INTERMEDIATE a V_LDO. Vidíme zde, že V_INTERMEDIATE, které bude stejné pro oba grafy, má sinusový průběh s rozkmitem přibližně 40 mVpp, což odpovídá výpočtu na základě rovnice 4. Kmitočet je cca 285 kHz, tj. velikost, odpovídající pracovní frekvenci spínaného měniče.

 

 

 

Klasické LDO s vysokým PSRR na svém výstupu vykazuje významný sinusový průběh, který odpovídá kmitočtu vstupujícího signálu (obr. 8). Zbylé zvlnění na V_LDO tudíž „uvidí“ všechny součástky, které toto napětí využívají ke svému napájení, což může ovlivnit jejich dosahované parametry. Výstup LDO s vysokým PSRR v širokém pásmu však bude téměř plochý (obr. 9). Všem obvodům, připojeným k takovému zdroji, se tak dostane mnohem čistějšího napájení.

 

A/D převodníky (ADC) nebo také D/A převodníky (DAC) například vyžadují čisté napájení k tomu, aby mohly pracovat přesně, přičemž jsou pro tyto účely s určitým PSRR navrženy. Vf (RF) aplikace rovněž bývají velmi citlivé na připojené napájení, protože každé vstupující zvlnění způsobí AM / FM odezvu na výstupním vysokofrekvenčním signálu. Podaří – li se nám tedy vyrobit napájení bez nežádoucího zvlnění, ušetříme si v případě obou aplikací celou řadu starostí.

Pokud použijeme LDO na pozici sekundárního filtru, pamatujme, že nejdůležitější není naprosto největší PSRR. Navrhujeme – li tedy post regulátor s LDO, věnujme speciální pozornost PSRR na spínacím kmitočtu konkrétního napájecího zdroje. Pro aplikace, citlivé na vysokofrekvenční rušení, bude mnohem účinnější LDO s vysokým PSRR v širokém pásmu, např. TPS7A8001, spíše než tradiční LDO s vysokým PSRR.

je systémovým a strategickým marketingovým inženýrem ve skupině Power Management při Texas Instruments, kde odpovídá za produkty LDO, určené pro síťové aplikace a telekomunikace. Své akademické tituly BSEE a MSEE Masashi získal na University of Electro-communications, Tokyo.

 

je produktovým inženýrem Texas Instruments ve skupině Power Management, kde odpovídá za popis nových výrobků. Svůj akademický titul BSEE Kyle získal na University of Arizona, Tucson, Arizona.